Departamento de Sistemas de Computação

Jorge Luiz e Silva

Received the Ph.D. degree from University of Campinas (Brazil) in 1992 and a Pos Doc from Washington State University in 1998. He joined this University in 2005 as Assistant Professor. Dr Silva investigates architectures using reconfigurable computing, totally based on Field Programmable Gate Array (FPGA) since 1995 and have used Electronic Design Automation (EDA) tools with schematic and VHDL for all the projects. He is focused on a Reconfigurable Dynamic Dataflow Architecture to be used in high processing computing and embedded systems.

http://lattes.cnpq.br/2869976839293137 (29012018)

Rótulo/Grupo:

Bolsa CNPq:

Período de análise:

Endereço: Instituto de Ciências Matemáticas e de Computação. . Departamento de Sistemas de Computação. Av. Trabalhador São-carlense, 400 CEP 13560-970 - Sao Carlos, SP - Brasil

Grande área: [sem-grandeArea]

Área: [sem-area]

Citações: Google Acadêmico

Produção bibliográfica

Artigos completos publicados em periódicos (5)
1. SACCHETIN, Marcelo Carvalho; LOPES, Joelmir José; WOLF, Denis; SILVA, Jorge Luiz e; MARQUES, E.. ANALYSIS AND IMPLEMENTATION OF LOCALIZATION AND MAPPING ALGORITHMS FOR MOBILE ROBOTS BASED ON RECONFIGURABLE COMPUTING. Latin American Applied Research. v. 37, n. 1, p. 31-34, 2007.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2. SILVA, J. L.; PONTARA, Kelton Augusto; RODA, Valentim Obak. The C Compiler Generating a Source File in VHDL for a Dynamic Dataflow Machine being Executed Direct into a Hardware. WSEAS Transactions on Computers. v. 8, p. 1908-1916, 2009.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3. Silva, A. C. F.; Silva, B. A.; LOPES, J. J.; SILVA, J. L.. The ChipCﬂow Project to Accelerate Algorithms using a Dataﬂow Graph in a Reconﬁgurable System. WSEAS Transactions on Computers. v. 11, p. 265-274, 2012.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4. Silva, B. A.; SILVA, J. L.. Tag Management in a Reconfigurable Tagged-Token Dataflow Architecture. WSEAS Transactions on Computers. v. 14, p. 730-739, 2015.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5. SILVA, J. L.; LOPES, J. J.. A Dynamic Dataflow Architecture using Partial Reconfigurable Hardware as an option for Multiple Cores. WSEAS Transactions on Computers. v. 9, p. 429-444, 2010.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
Livros publicados/organizados ou edições (1)
1. SILVA, J. L.. Reconfigurable Computing - Experiences and Perspectives. 1 ed. Fundação Eurípides Soares da Rocha (FEESR), 2000. p. 294.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
Capítulos de livros publicados (5)
1. SILVA, J. L.; HUNG, D. L.; ARAGÃO, A.; MARQUES, Eduardo; HILLESLAND, K.. A Recurrent Neural Network Based Parallel machine for Solving Simultaneous Linear Equations.. Em: Intelligent Engineering Systems Through Artificial Neural Networks - Smart Engineering Systems: Neural Networks, Fuzzy Logic, Data Mining, and Evolutionary Programming.. 1 ed. : ASME PRESS. 1997.p. 987-992.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2. SILVA, J. L.; HUNG, D. L.; ARAGÃO, A.; MARQUES, Eduardo; HILLESLAND, K.. UB1 - A Recurrent Neural Network Based Parallel Machine for Solving Simultaneous Linear Equations. Em: 4th Brazilian Symposium on Neural Networks (SBRN97).. 1 ed. : IEEE CS Press. 1997.p. 14-18.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3. SILVA, J. L.; PONTARA, Kelton Augusto; RODA, Valentim Obak. The C Compiler generating a Source file in VHDL for a Dynamic Dataflow Machine. Em: Computers & Simulation in Modern Science. 200 ed. : wseas press. 2009.v. 1, p. 125-128.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4. SILVA, J. L.; PONTARA, Kelton Augusto; RODA, Valentim Obak. The C Compiler generating a Source file in VHDL for a Dynamic Dataflow Machine. Em: Mathematical Methods and Applied Computing. 1 ed. : WSEAS. 2009.p. 33-36.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5. SILVA, J. L.; VERONESI, Ricardo Luis Martins. Embedded Soft Processors. Em: FPGA-BASED SYSTEMS. : Papier S.A.. 2006.p. 99-106.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
Textos em jornais de notícias/revistas (0)
Trabalhos completos publicados em anais de congressos (41)
1. HUNG, D.; ARAGÃO, A. C.; SILVA, Jorge Luiz e; MARQUES, E.; HILLESLAND, K.. UB2 - A Recurrent Neural Network Based Scalable Systolic Array for Solving Simultaneous Linear Equations. Em: 4th International Conference on Computer Science and Informatics, v. 3, p. 120-124, 1998.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2. HUNG, D.; SILVA, Jorge Luiz e; HILLESLAND, K.; ARAGAO, A. C.; MARQUES, E.. A Recurrent neural network based parallel machine for solving simultaneous linear equations.. Em: Intelligent Engineering Systems Through Artificial Neural Networks, v. 1, p. 987-992, 1997.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3. HUNG, D.; ARAGÃO, A. C.; SILVA, Jorge Luiz e; MARQUES, E.; HILLESLAND, K.. UB1 - A Recurrent Neural Network Based Parallel Machine for Solving Simultaneous Linear Equations.. Em: IVth Brazilian Simposium on Neural Networks, v. 1, p. 14-18, 1997.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4. SILVA, J. L.; FURUYA, N.; SAITO, José Hiroki. DSPs Interconnection Using Optical Fiber Cables.. Em: 40th Midwest Symposium Circuits and Systems (MWSCAS'97)., v. 1, p. 10-14, 1997.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5. SILVA, J. L.; MILANI, A. C. G.; MUCHERONI, Marcos L. Elemento de Processamento do SPmm1 utilizando FPGA/VHDL.. Em: IX SBAC-PAD 7° Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho - Workshop em Arquiteturas Reconfiguráveis - WAR, v. 1, p. 60-69, 1997.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
6. SILVA, J. L.; POLIDO, M. F.. O Spmm1 - Sistema Paralelo Multi-Microcontrolador 1 para aplicações em Tempo Real. Em: VII Semana de Informática, v. 1, p. 10-21, 1996.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
7. SILVA, J. L.; POLIDO, M. F.. A kernel for the Spmm1 Multi-Microcontrolled Parallel System for Real-Time Applications. Em: XI Congreso Chileno de Ingenieria Electrica, v. 1, p. 06-10, 1995.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
8. SILVA, J. L.; KIRNER, Claudio; MOTOYAMA, Shusaburo. A Fault-tolerant Massively Parallel Dataflow Computer. Em: Sixty IASTED - ISMM International Conference on Parallel and Distributed Computing and Systems, v. 1, p. 323-327, 1994.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
9. SILVA, J. L.; KIRNER, Claudio; MOTOYAMA, Shusaburo. Avaliação de Desempenho de um Computador a Fluxo de DadosMassivamente Paralela. Em: VII SBAC-PAD 7° Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, v. 1, p. 439-448, 1995.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
10. SILVA, J. L.; MILANI, A. C. G.. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 - Um Simulador do Hardware. Em: 2a. Jornada USP-Sucesu de Informática e Telecomunicações. (SUCESUSP'94), v. 1, p. 9-17, 1994.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
11. SILVA, J. L.; KIRNER, Claudio; MOTOYAMA, Shusaburo. Processamento a Fluxo de Dados Tolerante a Falhas em um Computador Paralelo. Em: v Simpósio de Computadores Tolerante a Falhas, v. 1, p. 96-112, 1993.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
12. SILVA, J. L.; KIRNER, Claudio. Fault-Tolerant Data Flow Processing in a Parallel Computer. Em: X International Conference of the Chilean Computer Scienc. Society, v. 1, p. 245-255, 1990.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
13. SILVA, J. L.; KIRNER, Claudio. Suporte para programação Dataflow em um Computador Paralelo. Em: XXII Congresso Nacional de Informática, v. 1, p. 131-143, 1989.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
14. SILVA, J. L.; KIRNER, Claudio. Development of the Basic Software of a Tagged-Token Data-Flow Machine. Em: IX International Conference of the Chilean Computer Sciec. Society, v. 1, p. 217-230, 1989.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
15. MARQUES, E.; SILVA, Jorge Luiz e; KIRNER, Claudio. An Experience in Developing High-Speed Local Area Networks. Em: 8th SCCC International Conference on Computer Science. Santiago, v. 1, p. 87-99, 1988.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
16. SILVA, J. L.; KIRNER, Claudio. Desenvolvimento do software básico de um Sistema Distribuído para aplicações em tempo real. Em: XX Congresso Nacional de Informática, v. 1, p. 683-690, 1987.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
17. SILVA, J. L.; KIRNER, Claudio. Protocolo de comunicação em um Sistema Distribuído baseado num Barramento Paralelo Centralizado. Em: V Simpósio Brasileiro de Redes de Computadores, v. 1, p. 250-271, 1987.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
18. SILVA, J. L.; C. S. JUNIOR; Rodrigo P. Ciscom; BUGATTI, I. G.; KIRNER, Claudio; ORDONEZ, Edward David Moreno. Manipulação de Interface Real Reconfigurável de Automação 3D MIR2A ? 3D. Em: Workshop de Computação Reconfigurável ? CORE-2000, p. 180-183, 2000.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
19. SILVA, J. L.; MUCHERONI, Marcos L; ORDONEZ, Edward David Moreno. Modelando Caos e Processamento de Imagens com FPGA. Em: ?, Workshop de Computação Reconfigurável ? CORE-2000, p. 222-225, 2000.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
20. SILVA, J. L.; MUCHERONI, Marcos L; JORGE, G. H. R.; CAVALHIERE, M.. A unified approach to Signal, Image Processing and Chaos Theory using DSPs. Em: SHARC´2001 Conference, p. 215-219, 2001.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
21. SILVA, J. L.; JORGE, G. H. R.. RtrAS8051 An Adaptable Superscalar Reconfigurable 8051 - Modules. Em: Worcomp´2001 - Workshop de Computação, p. 125-128, 2001.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
22. SILVA, J. L.; MARQUES, Eduardo. Lógica Digital. Em: Congresso da Sociedade Brasileira de Computação, p. -, 2002.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
23. SILVA, J. L.; COSTA, R. M.; JORGE, G. H. R.. RtrASSoc - An Adaptable Superscalar Reconfigurable System On Chip - The Simulator. Em: The 3th IEEE International Workshop on System-on-Chip for Real Time Applications, v. 1, p. 196-200, 2003.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
24. SILVA, J. L.; CRUVINEL, Paulo Estevão; FONTOURA, L.. Análise do Desempenho de uma Arquitetura Paralela de Processadores DSP para Reconstrução de Imagens Tomográficas,com Uso de Diferentes Algoritmos de Comunicação Entre os Processos'. Em: WSCAD´2003, v. 1, p. 88-95, 2003.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
25. SILVA, J. L.; COSTA, R. M.; JORGE, G. H. R.. RtrASSoc - An Adaptable Superscalar Reconfigurable System-on-Chip. Em: LAPTEC - The Fourth Congress of Logic Applied to Technology, v. 2, p. 39-46, 2003.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
26. SILVA, J. L.; PONTARA, Kelton Augusto. RtraSSoc - Adaptable, Superscalar, Reconfigurable, Programmable System on Chip - The Embedded Operating System - EOS. Em: The 4th IEEE International Workshop on System-on-Chip for Real-Time Applications, v. 04, p. 283-286, 2004.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
27. SILVA, J. L.. RtrASSoc51-Adaptable Superscalar Reconfigurable Programmable System on Chip -The Reconfigurable tools for DSR a Development System. Em: IP-SOC 2005 IP Based SoC Design Conference, v. 0, p. 83-86, 2005.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
28. SILVA, Jorge Luiz e; FERNANDES, Marcio Merino; BONATO, Vanderlei; MENOTTI, R.; CARDOSO, João M. P.; MARQUES, E.. Using Mobile Robotics to Teach Reconfigurable Computing. Em: The 1st International Workshop on Reconfigurable Computing Education (WRCE 2006), v. 0, p. 33-1-33-6, 2006.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
29. SILVA, J. L.; VERONESI, Ricardo Luis Martins. RtrASSoc51 - rI2C (reconfigurable Inter Integrated Circuit). Em: Southern Conference on Programmable Logic, v. 0, p. 99-105, 2006.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
30. SILVA, J. L.; MARQUES, Eduardo. Executing Algorithms for Dynamic Dataflow Reconfigurable Hardware -The Operators Protocol. Em: The 3th IEEE - International Conference on ReConFigurable Computing and FPGAs 2006, ReConFig 2006, v. 0, p. 1-6, 2006.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
31. SILVA, J. L.. Execution of algorithms using a Dynamic Dataflow Model for Reconfigurable Hardware - A purpose for Matching Data. Em: The 6th IEEE - International Workshop System-on-Chip for Real-Time Applications, v. 0, p. 1-8, 2006.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
32. LOPES, J. J.; SILVA, J. L.; MARQUES, Eduardo; CARDOSO, J. M. P.. A Benchmark Approach for Compilers in Reconfigurable Hardware. Em: The 6th IEEE - International Workshop System-on-Chip for Real-Time Applications - IWSOC 2006, v. 0, p. 1-8, 2006.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
33. Astolfi; SILVA, J. L.. Execution of algorithms using a Dynamic Dataflow Model for Reconfigurable Hardware ? Commands in Dataflow Graph. Em: The 3th IEEE - Southern Conference on Programmable Logic - SPL 2007, v. 0, p. 1-6, 2007.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
34. SILVA, J. L.; LOPES, J. J.; PONTARA, Kelton Augusto; RODA, Valentim Obak. Chipcflow- A dynamic dataflowmachine using dynamic reconfigurable hardware. Em: 5th. IEEE - Southern Programmable Logic Conference - SPL 2009, p. 213-216, 2009.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
35. SILVA, J. L.; PONTARA, Kelton Augusto; RODA, Valentim Obak; LOPES, J. J.. The Compiler to convert C into a dataflow graph to be executed into the ChipCflow, a Dynamic Dataflow Machine. Em: The IFIP International Conference on research and Practical Issues of Enterprise Information Systems an International Forum for Exploring the Research Frontier in EIS, p. 1-10, 2009.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
36. SILVA, J. L.; CORREIA, Vasco Martins. C commands Implemented direct into the hardware using the ChipCflow Machine. Em: The Reconfigurable Computing and Applications Conference - JCRA, p. 1-9, 2009.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
37. Souza, F. J.; SILVA, J. L.; Sanches, L. B.; Astolfi. Research and Partial analysis of overhead of a partition model for a Partially Reconfigurable hardware in a data-driven machine - chicflow. Em: The 6th IEEE Southern Conference on Pogrammable Logic - SPL, v. 1, p. 191-194, 2010.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
38. Silva, B. A.; Dias, M. A.; OSORIO, F. S.; SILVA, J. L.. Genetic Algorithms and Artificial Neural Networks to Combinational Circuit Generation on Reconfigurable Hardware. Em: International Conference on ReConFigurable Computing and FPGAs, p. 1-6, 2010.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
39. SILVA, J. L.; Souza, F. J.. A Partition Model using Partial Reconfigurable Hardware for ChipCflow Project. Em: Reconfigurable Computing and Applications Conference, v. 1, p. 122-127, 2012.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
40. SILVA, ANTONIO CARLOS FERNANDES DA; SILVA, JORGE LUIZ E.. The ChipCflow: A Tool to Generate Hardware Accelerators Using a Static Dataflow Machine Designed for a FPGA. Em: 2014 International Symposium on Computer Architecture and High Performance Computing Workshop (SBACPADW), p. 90-95, 2014.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
41. SILVA, J. L.; Silva, B. A.. Using the ChipCflow Project as a learning tool for programming Dataflow language. Em: JORNADAS SARTECO 2016, p. 595-602, 2016.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
Resumos expandidos publicados em anais de congressos (5)
1. SILVA, J. L.; PONTARA, Kelton Augusto. RtrASSoc Adaptável Superscalar Reconfigurável Programável Sistema em Chip O Sistema Operacional Embutido Armazenamento e Alocação Vetorial. Em: I WorkComp Sul, p. -, 2004.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2. Astolfi; SILVA, J. L.. Execution of algorithms using a Dynamic Dataflow Model for Reconfigurable Hardware ? Commands in Dataflow Graph. Em: SPL2007 - III Southern Conference on Programmable Logic, v. 0, p. 1-8, 2006.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3. Zeli, R. P.; SILVA, J. L.. Aplicação do Processo de Comunicação GSM em Robótica Móvel implementado sobre Ambiente Reconfigurável. Em: II WICT ? Segundo Workshop de Iniciação Científica e Tecnológica - USP, p. 1-4, 2008.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4. Zeli, R. P.; SILVA, J. L.. ChipCFlow ? Uma Ferramenta para execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico em Hardware Reconfigurável ? Organização de Memória. Em: http://www.ucs.br/ucs/extensao/agenda/eventos/erad/apresentacao, p. 1-4, 2009.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5. CAPELLI, B. M.; SILVA, J. L.. Projeto de um CORE/CPU de 4 bits para Sistemas Embarcados. Em: 20 Simpósio internacional de Iniciação Científica e Tecnológica da USP, p. -, 2012.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
Resumos publicados em anais de congressos (30)
1. SILVA, J. L.; MILANI, A. C. G.. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 - Um Simulador. Em: CICTE - Congresso de Iniciação Científica e Tecnológica em Engenharia, v. 1, p. 1-1, 1993.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2. SILVA, J. L.; OLIVEIRA, D. F. N.. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 - O Barramento Paralelo utilizando Microship PIC - um microcontrolador RISC. Em: XII Congresso de Iniciação Científica e Tecnológica em Engenharia - CICTE, v. 1, p. 1-1, 1993.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3. SILVA, J. L.; CARDOSO, G. B.. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 - O Elemento de Processamento utilizando INTEL 8051 um microcontrolador. Em: XII Congresso de Iniciação Científica e Tecnológica em Engenharia. EESC, v. 1, p. 1-1, 1993.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4. SILVA, J. L.; MILANI, A. C. G.. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 Descrição do Elemento de Processamento. Em: XIII Congresso de Iniciação Científica e Tecnológica em Engenharia. EESC - USP, v. 1, p. 1-1, 1994.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5. SILVA, J. L.; MILANI, A. C. G.. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 Descrição do Elemento de Processamento. Em: II - CIC - Congresso de Iniciação Científica. UFSCar, v. 1, p. 1-1, 1994.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
6. SILVA, J. L.; DELCANO, C.. Aplicações de Lógica Fuzzy a um Sistema Microcontolado. Em: II - CIC - Congresso de Iniciação Científica. UFSCar, v. 1, p. 1-1, 1994.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
7. SILVA, J. L.; DELCANO, C.. Aplicações de Lógica Fuzzy a um Sistema Microcontolado. Em: XIII Congresso de Iniciação Científica e Tecnológica em Engenharia CICTE. EESC - USP, v. 1, p. 1-1, 1994.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
8. SILVA, J. L.; MILANI, A. C. G.. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 - Descrição do PO. Em: II - CIC - Congresso de Iniciação Científica. UFSCar', v. 1, p. 1-1, 1994.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
9. SILVA, J. L.; MILANI, A. C. G.. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 - O Elemento Ponte.. Em: XIII Congresso de Iniciação Científica e Tecnológica em Engenharia CICTE. EESC - USP, v. 1, p. 1-1, 1994.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
10. SILVA, J. L.; RODRIGO, F.. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 - O Barramento Paralelo. Em: XIII Congresso de Iniciação Científica e Tecnológica em Engenharia CICTE. EESC - USP, v. 1, p. 1-1, 1994.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
11. SILVA, J. L.; DELCANO, C.. Aplicações de Lógica Fuzzy a um Sistema Microcontolado-uma implementação. Em: V CIC - Congresso de Iniciação Científica da Universidade Federal de São Carlos. UFSCar, v. 1, p. 1-1, 1995.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
12. SILVA, J. L.; MILANI, A. C. G.. Spmm1 - Sistema Paralelo Multi-Microcontrolado 1 - Primitivas de Comunicação. Em: V CIC - Congresso de Iniciação Científica da Universidade Federal de São Carlos. UFSCar, v. 1, p. 1-1, 1995.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
13. SILVA, J. L.; MOROSOWISH, L.. Projeto de um Kit de Ensino para Microprocessadores INTEL - 8088. Em: V CIC - Congresso de Iniciação Científica da Universidade Federal de São Carlos. UFSCar, v. 1, p. 1-1, 1996.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
14. SILVA, J. L.; MILANI, A. C. G.. Spmm1 - Sistema Paralelo Multi-Microcontrolado 1 - Um Núcleo. Em: V CIC - Congresso de Iniciação Científica da Universidade Federal de São Carlos. UFSCar, v. 1, p. 1-1, 1996.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
15. SILVA, J. L.; ORDONEZ, Edward David Moreno; BUGATTI, I. G.. Elevador Inteligente. Em: I Seminário de Iniciação Científica da FEESR, v. 1, p. 1-2, 1999.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
16. SILVA, J. L.; ORDONEZ, Edward David Moreno; BUGATTI, I. G.. Manipulador de Interface Real Reconfigurável de Automação 3D - MIR2A3D. Em: I Seminário de Iniciação Científica da FEESR, v. 1, p. 1-1, 1999.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
17. SILVA, J. L.; ORDONEZ, Edward David Moreno; BUGATTI, I. G.. Projeto de um Computador Simplificado. Em: I Seminário de Iniciação Científica da FEESR, v. 1, p. 1-1, 1999.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
18. SILVA, J. L.; JORGE, G. H. R.. Um Core 8051 Reconfigurável - Módulos. Em: 10° Simpósio Internacional de Iniciação Científica, p. -, 2002.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
19. SILVA, J. L.; LOPES, J. J.. RtrASSoc - Adaptable Superscalar Reconfigurable System-on-Chip - HW/SW Codesign. Em: 11° Simpósio Internacional de Iniciação Científica - SIICUSP´03, v. 1, p. -, 2003.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
20. Zeli, R. P.; SILVA, J. L.. Transmissão e Recepção de imagens via GSM em ambiente reconfigurável, aplicado a um Robô Móvel.. Em: SIICUSP ? Simpósio Internacional de Iniciação Cientifica da Universidade de São Paulo, p. 1-1, 2008.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
21. Zeli, R. P.; SILVA, J. L.. TRANSMISSÃO E RECEPÇÃO DE IMAGENS VIA GSM EM AMBIENTE RECONFIGURÁVEL APLICADO A UM ROBÔ MÓVEL. Em: I CIDTI ? Primeiro Congresso de Iniciação em Desenvolvimento Tecnológico e Inovação, p. 1-1, 2008.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
22. LUCCA, L. C.; SILVA, J. L.. Acelerando software de identificação de objetos com hardware reconfigurável e modelo de fluxo de dados dinâmico. Em: XV SIICUSP Simpósio Internacional de Iniciação Cientifica da Universidade de São Paulo, p. 1-1, 2007.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
23. LUCCA, L. C.; SILVA, J. L.. Acelerando software de identificação de objetos com hardware Reconfigurável, baseado no modelo de fluxo de dados dinâmico. Em: XV CIC Congresso de Iniciação Científica da Universidade Federal de São Carlos, p. 1-1, 2007.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
24. SCHWAB, Daniela Castilho; SILVA, J. L.. Aplicações Embarcadas com GPS acopladas ao MicroBlaze da Xilinx. Em: XV CIC Congresso de Iniciação Científica da Universidade Federal de São Carlos, p. 1-1, 2007.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
25. LOFRANO, Micail Cruz; SILVA, J. L.. Interconectando Sistemas Embarcados com GPS Acoplados ao MicroBlaze da Xilinx. Em: XV SIICUSP Simpósio Internacional de Iniciação Cientifica da Universidade de São Paulo, p. 1-1, 2007.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
26. PONTARA, Kelton Augusto; RODA, Valentim Obak; SILVA, J. L.. C CONVERSION MODULE FOR A DYNAMIC DATA FLOW TOOL. Em: 5th. IEEE Southern Programmable Logic Conference - SPL 2009, p. 1-1, 2009.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
27. Zeli, R. P.; SILVA, J. L.. Transmissão e Recepção de imagens via GSM em ambiente reconfigurável, aplicado a um Robô Móvel.. Em: SIICUSP 2009, p. 1-1, 2009.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
28. SOARES, F. S. L. G.; SILVA, J. L.. Block2Code:Software gerador de código. Em: SIICUSP 2010, v. 1, n. 1, p. 1-1, 2010.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
29. Zeli, R. P.; SILVA, J. L.. Trasmissão e Recepção de imagens via GSM em ambiente reconfigurável, aplicado a um Robô Móvel. Em: SIICUSP 2009, v. 1, n. 1, p. 1-1, 2009.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
30. SILVA, J. L.; RODRIGO, F.. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 - O Barramento Paralelo. Em: II - CIC Congresso de Iniciação Científica. UFSCar, v. 1, p. 1-1, 1994.
  [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
Artigos aceitos para publicação (0)
Apresentações de trabalho (1)
1. SILVA, J. L.. Integração de Linguagens a Sistemas Embarcados. 2007. XVII SEMAC 2007. (Conferencia)
Demais tipos de produção bibliográfica (0)

Produção técnica

Programas de computador com registro de patente (0)
Programas de computador sem registro de patente (0)
Produtos tecnológicos (0)
Processos ou técnicas (0)
Trabalhos técnicos (7)
1. . Xilinx university program. 2000.
  [ busca Google | busca Bing ]
2. . Xilinx university program. 1998.
  [ busca Google | busca Bing ]
3. . Computação reconfigurável. 1997.
  [ busca Google | busca Bing ]
4. . Spmm1 - sistema paralelo multi-microcontrolador i. 1995.
  [ busca Google | busca Bing ]
5. . Projeto de modernização do laboratório de sistemas digitais - lasd do icmc-usp. 1995.
  [ busca Google | busca Bing ]
6. . Xililnx university program. 2006.
  [ busca Google | busca Bing ]
7. . Spmm1 - sistema paralelo multi-microcontrolador i. 1995.
  [ busca Google | busca Bing ]
Demais tipos de produção técnica (0)

Produção artística

Total de produção artística (0)

Orientações em andamento

Supervisão de pós-doutorado (0)
Tese de doutorado (0)
Dissertação de mestrado (0)
Monografia de conclusão de curso de aperfeiçoamento/especialização (0)
Trabalho de conclusão de curso de graduação (0)
Iniciação científica (0)
Orientações de outra natureza (0)

Supervisões e orientações concluídas

Supervisão de pós-doutorado (0)
Tese de doutorado (2)
1. Antonio Carlos Fernandes Silva. ChipCflow - Compilador com Reconfiguração parcial. Fundação de Apoio à Educ., Pesq. e Desenvol.Cient. e Tec. da UTFPR, . 2010.
  Tese de doutorado: Jorge Luiz e Silva.
2. Joelmir José Lopes. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável. Instituto de Ciências Matemáticas e de Computação, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2012.
  Tese de doutorado: Jorge Luiz e Silva.
Dissertação de mestrado (15)

Marcelo Figueiredo Polido. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 para Aplicações em Tempo Real. Universidade Federal de São Carlos, . 1996.
Dissertação de mestrado: Jorge Luiz e Silva.
Ronaldo Martins da Costa. Microcontroladores em computação reconfigurável (Run-Time Reconfiguration - RTR) - uma aplicação. Universidade Federal de São Carlos, . 2002.
Dissertação de mestrado: Jorge Luiz e Silva.
Alencar Cesar Gírio Milani. SPmm1 uma Máquina Paralela Reconfigurável. Universidade Federal de São Carlos, . 1998.
Dissertação de mestrado: Jorge Luiz e Silva.
Marcio Henrique Castilho Cardim. RtrASSoc51 - Módulo de Pipeline para um Processador Harward Superescalar Embarcado - PAHSE. Centro Universitário Euripedes de Marília, . 2005.
Dissertação de mestrado: Jorge Luiz e Silva.
Ricardo Luis Martins Veronesi. RtrASSoc51 ? Módulo de Comunicação I2C Reconfigurável ? rI2C. Centro Universitário Euripedes de Marília, . 2005.
Dissertação de mestrado: Jorge Luiz e Silva.
Cairo Gomide Júnior. Multiplexação de sinais de voz em redes IP. Centro Universitário Euripedes de Marília, . 2004.
Dissertação de mestrado: Jorge Luiz e Silva.
Kelton Augusto Pontara. RtraSSoc - Adaptável Superescalar Reconfigurável Programável Sistema em Chip - O Sistema Operacional Embutido. Centro Universitário Euripedes de Marília, . 2004.
Dissertação de mestrado: Jorge Luiz e Silva.
Alessandro Fornari. RtrASSoc - Adaptável Superescalar Reconfigurável Sistema em Chip - Uma Ferramenta para Reconfiguração. Centro Universitário Euripedes de Marília, . 2004.
Dissertação de mestrado: Jorge Luiz e Silva.
Joelmir José Lopes. Benchmarks para Compiladores em Hardware Reconfigurável. Instituto de Ciências Matemáticas e de Computação, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2007.
Dissertação de mestrado: Jorge Luiz e Silva.
Vasco Martins Correia. Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico para Hardware Reconfigurável - Protocolo para Operadores. Instituto de Ciências Matemáticas e de Computação, . 2006.
Dissertação de mestrado: Jorge Luiz e Silva.
Vitor Fiorotto Astolfi. ChipCflow - Em Hardware Dinâmicamente Reconfigurável. Instituto de Ciências Matemáticas e de Computação, . 2007.
Dissertação de mestrado: Jorge Luiz e Silva.
Lucas Barbosa Sanches. ChipCFlow ? Partição e Protocolo de Comunicação no Grafo a Fluxo de Dados Dinâmico. Instituto de Ciências Matemáticas e de Computação, . 2007.
Dissertação de mestrado: Jorge Luiz e Silva.
Francisco de Souza Junior. ChipCflow - Validação e Implementação do Modelo de Partição e Protocolo de Comunicação no Grafo a Fluxo de Dados Dinâmico. Instituto de Ciências Matemáticas e de Computação, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2011.
Dissertação de mestrado: Jorge Luiz e Silva.
Bruno de Abreu Silva. ChipCflow - Maquina Dataflow Dinâmica - Integração entre Grafos e Reconfiguração Parcial. Instituto de Ciências Matemáticas e de Computação, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2011.
Dissertação de mestrado: Jorge Luiz e Silva.
Oswaldo Zanguetin Filho. RtrASSoc - Sistema em Chip Adaptável Superescalar Reconfigurável - Processador Superescalar Embutido. Centro Universitário Euripedes de Marília, . 2004.
Dissertação de mestrado: Jorge Luiz e Silva.
Monografia de conclusão de curso de aperfeiçoamento/especialização (0)
Trabalho de conclusão de curso de graduação (13)

Joelmir José Lopes. RtrASSoc - Adaptável Superscalar Reconfigurável Sistema em Chip - HW/SW Codesign. Companhia de Habitação do Paraná, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2004.
Trabalho_de_conclusao_de_curso_graduacao: Jorge Luiz e Silva.
Michelli Andreza da Silva. Desenvolvimento de um Core para o Microcontrolador PIC. Companhia de Habitação do Paraná, . 2002.
Trabalho_de_conclusao_de_curso_graduacao: Jorge Luiz e Silva.
Osvaldo Louro Neto. Desenvolvimento de um Core para o Microcontrolador PIC. Companhia de Habitação do Paraná, . 2002.
Trabalho_de_conclusao_de_curso_graduacao: Jorge Luiz e Silva.
Vinícius Smania Ferreira. Desenvolvimento de um Core para o microcontrolador PIC. Companhia de Habitação do Paraná, . 2002.
Trabalho_de_conclusao_de_curso_graduacao: Jorge Luiz e Silva.
Guilherme Henrique Renó Jorge. Um Core 8051 Reconfigurável Módulos de 8051. Companhia de Habitação do Paraná, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2002.
Trabalho_de_conclusao_de_curso_graduacao: Jorge Luiz e Silva.
Vander Fernando Botelho Galvão. Desenvolvimento de Sistemas para Internet. Companhia de Habitação do Paraná, . 2002.
Trabalho_de_conclusao_de_curso_graduacao: Jorge Luiz e Silva.
Alex Matias. RN2pr - Sistema Reconfigurável utilizando Redes Neurais para Reconhecimento de Padrões - Processamento de Imagens. Centro Universitário Euripedes de Marília, . 2004.
Trabalho_de_conclusao_de_curso_graduacao: Jorge Luiz e Silva.
Carlos Eduardo Thomaz. SER2G - Sistema Embutido Reconfigurável para Rastreamento de Gado. Centro Universitário Euripedes de Marília, . 2004.
Trabalho_de_conclusao_de_curso_graduacao: Jorge Luiz e Silva.
Éder Fabríco Ernandes. EfpR - Um Sistema Embutido FingerPrint Reconfigurável. Centro Universitário Euripedes de Marília, . 2004.
Trabalho_de_conclusao_de_curso_graduacao: Jorge Luiz e Silva.
Marcos Vinicius Benites Cava. RN2pr - Sistema Reconfigurável utilizando Redes Neurais para Reconhecimento de Padrões - Processo e Aprendizagem. Centro Universitário Euripedes de Marília, . 2004.
Trabalho_de_conclusao_de_curso_graduacao: Jorge Luiz e Silva.
Vitor Fiorotto Astolfi. Comunicação entre Sistemas Embarcados utilizando Bluetooth. Instituto de Ciências Matemáticas e de Computação, . 2007.
Trabalho_de_conclusao_de_curso_graduacao: Jorge Luiz e Silva.
Vitor Fiorotto Astolfi. Processamento Concorrente em Algoritmos com Execução Orientada a fluxo de dados em Hardware Reconfigurável. Instituto de Ciências Matemáticas e de Computação, . 2007.
Trabalho_de_conclusao_de_curso_graduacao: Jorge Luiz e Silva.
Alexandre Favero Bortolotti. Elaboração de Sensores de Posição Relativa em FPGA. Instituto de Ciências Matemáticas e de Computação, . 2010.
Trabalho_de_conclusao_de_curso_graduacao: Jorge Luiz e Silva.
Iniciação científica (24)

Guilherme Henrique Renó Jorge. Um Core 8051 Reconfigurável - Módulos do 8051. Companhia de Habitação do Paraná, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2001.
Iniciacao_cientifica: Jorge Luiz e Silva.
Joelmir José Lopes. RtrASSoc - Adaptável Superescalar Reconfigurável Sistema em Chip - HW/SW Codesign. Centro Universitário Euripedes de Marília, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2004.
Iniciacao_cientifica: Jorge Luiz e Silva.
Giovani bertolini Cardoso. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 - O Elemento de Processamento. Universidade Federal de São Carlos, Fundação de Amparo à Pesquisa do Estado de São Paulo. 1993.
Iniciacao_cientifica: Jorge Luiz e Silva.
Alencar Cesar Gírio Milani. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 Descrição do Elemento de Processamento. Universidade Federal de São Carlos, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 1995.
Iniciacao_cientifica: Jorge Luiz e Silva.
Claudio Delcano. Aplicações de Lógica Fuzzy a um Sistema Microcontolado. Universidade Federal de São Carlos, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 1994.
Iniciacao_cientifica: Jorge Luiz e Silva.
Fernando Rodrigo. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 - O Barramento Paralelo. Universidade Federal de São Carlos, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 1995.
Iniciacao_cientifica: Jorge Luiz e Silva.
Luciano Morosowish. Projeto de um Kit de Ensino para Microprocessadores INTEL - 8088. Universidade Federal de São Carlos, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 1995.
Iniciacao_cientifica: Jorge Luiz e Silva.
Maria Suzetti Rossigalli. Programa Monitor para um Elemento de Processamento.. Universidade Federal de São Carlos, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 1986.
Iniciacao_cientifica: Jorge Luiz e Silva.
Jorge Abel Greco. Software de Controle para um Subsistema de Comunicação. Universidade Federal de São Carlos, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 1988.
Iniciacao_cientifica: Jorge Luiz e Silva.
Giovani bertolini Cardoso. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 - O Microcontrolador INTEL 8051. Universidade Federal de São Carlos, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 1994.
Iniciacao_cientifica: Jorge Luiz e Silva.
Alencar Cesar Gírio Milani. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 - O Elemento Ponte. Universidade Federal de São Carlos, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 1994.
Iniciacao_cientifica: Jorge Luiz e Silva.
Daniela Castilho Schwab. Aplicações Embarcadas com GPS acopladas ao NIOS da Altera. Instituto de Ciências Matemáticas e de Computação, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2005.
Iniciacao_cientifica: Jorge Luiz e Silva.
Micail Cruz Lofrano. Interconectando Sistemas Embarcadas com GPS acoplados ao NIOS da Altera. Instituto de Ciências Matemáticas e de Computação, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2005.
Iniciacao_cientifica: Jorge Luiz e Silva.
Vitor Fiorotto Astolfi. Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico para Hardware Reconfigurável-O Processo de Reconfiguração Parcial - Estudos e Testes. Instituto de Ciências Matemáticas e de Computação, . 2006.
Iniciacao_cientifica: Jorge Luiz e Silva.
Luiz Carlos Lucca. Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico para Hardware Reconfigurável Acelerando software de Identificação de Objetos. Instituto de Ciências Matemáticas e de Computação, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2006.
Iniciacao_cientifica: Jorge Luiz e Silva.
Jefferson Willian Teixeira. ChipCflow - Uma Ferramenta para Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico em Hardware Reconfigurável - Implementando Protocolo de Instâncias. Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo-Ensinar com Pesquisa. 2008.
Iniciacao_cientifica: Jorge Luiz e Silva.
Allan da Silva Pinto. ChipCflow - Uma Ferramenta para Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico em Hardware Reconfigurável - Circuito Matching e Instâncias. Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo-Ensinar com Pesquisa. 2008.
Iniciacao_cientifica: Jorge Luiz e Silva.
Rodrigo Pascoal Zeli. Transmissão e Recepção de imagens via GSM em ambiente reconfigurável, aplicado a um Robô Móvel. Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo-Ensinar com Pesquisa. 2008.
Iniciacao_cientifica: Jorge Luiz e Silva.
Luiz Fernando Pereira do Prado. ChipCflow - Uma Ferramenta para Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico em Hardware Reconfigurável Testes do Pré-Compilador C / VHDL. Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo-Ensinar com Pesquisa. 2009.
Iniciacao_cientifica: Jorge Luiz e Silva.
Isabela Rodrigo do Prado Rossales. ChipCflow - Máquina a Fluxo de Dados - Operadores Iterativos - Implementação. Instituto de Ciências Matemáticas e de Computação, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2010.
Iniciacao_cientifica: Jorge Luiz e Silva.
Carlos Alberto de Magalhães Massera. ChipCflow - Maquinas a Fluxo de Dados - Operadores implementados Assincronamente. Instituto de Ciências Matemáticas e de Computação, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2010.
Iniciacao_cientifica: Jorge Luiz e Silva.
Felipe Duarte. hipCflow - Teste de Software na geração de código VHDL. Instituto de Ciências Matemáticas e de Computação, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2010.
Iniciacao_cientifica: Jorge Luiz e Silva.
Beatriz Midena Capelli. Projeto de uma CORE/CPU para Sistemas Embarcados com Análise do menor Consumo e menor Custo. Instituto de Ciências Matemáticas e de Computação, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2012.
Iniciacao_cientifica: Jorge Luiz e Silva.
Daniel Ferreira Nunes de Oliveira. SPmm1 - Um Sistema Paralelo Multi-Microcontrolador 1 - O Barramento Paralelo utilizando Microship PIC - um microcontrolador RISC. Universidade Federal de São Carlos, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 1994.
Iniciacao_cientifica: Jorge Luiz e Silva.
Orientações de outra natureza (6)

Ana Paula Catori de Souza. ChipCflow- Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico para Hardware Reconfigurável. Escola Estadual de Ensino Médio São Carlos, Universidade de São Paulo - PréIC. 2008.
Orientacao-de-outra-natureza: Jorge Luiz e Silva.
Bhrenda Ingridy Ostan Coelho. ChipCflow- Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico para Hardware Reconfigurável. Escola Estadual de Ensino Médio São Carlos, Universidade de São Paulo - PréIC. 2008.
Orientacao-de-outra-natureza: Jorge Luiz e Silva.
Camila Gabrieli Boni Placeres. ChipCflow- Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico para Hardware Reconfigurável. Escola Estadual de Ensino Médio São Carlos, Universidade de São Paulo - PréIC. 2008.
Orientacao-de-outra-natureza: Jorge Luiz e Silva.
Natalia das Graças Moraes. ChipCflow- Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico para Hardware Reconfigurável. Escola Estadual de Ensino Médio São Carlos, Universidade de São Paulo - PréIC. 2008.
Orientacao-de-outra-natureza: Jorge Luiz e Silva.
Simone Vieira de Souza. ChipCflow- Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico para Hardware Reconfigurável. Escola Estadual de Ensino Médio São Carlos, Universidade de São Paulo - PréIC. 2008.
Orientacao-de-outra-natureza: Jorge Luiz e Silva.
Kelton Augusto Pontara da Costa. ChipCflow - Uma Ferramenta para Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico em Hardware Reconfigurável - Módulo de Conversão C em Grafo a Fluxo de Dados. Escola de Engeharia de São Carlos - USP, . 2009.
Orientacao-de-outra-natureza: Jorge Luiz e Silva.

Projetos de pesquisa

Total de projetos de pesquisa (7)

1993-1993. SPMM1 - Sistema Multi-Microcontrolador 1
Desenvolvimento de máquina multi-microcontrolador, tendo como base o microcontrolador 8051 - software e hardware
Membro: Jorge Luiz e Silva.
1999-1999. RtrASSoc Adaptável Superescalar Reconfigurável System On Chi
Este trabalho descreve a proposta de desenvolvimento do RtrASSoc, um Sistema em Chip, Adaptável, Superscalar, e Reconfigurável, a ser implementado em uma FPGA Virtex da Xilinx. O RtrASSoc será utilizado em aplicações embarcadas que necessitem de maior capacidade, melhor desempenho, e reconfiguração dinâmica, a um custo não proibitivo, onde a aplicação é quem define todo a estrutura da plataforma RtrASSoc. O recurso de reconfiguração dinâmica a ser utilizado será o modelo run-time reconfiguration - Rtr, presente nas FPGAs Virtex da Xilinx. Um pré-compilador C irá extrair do programa de aplicação os elementos para compor a estrutura do RtrASSoc, e fixará os parâmetros de reconfiguração que serão utilizados durante a execução do programa de aplicação. No processo de reconfiguração dinâmica será utilizado um mecanismo de compressão para acelerar a reconfiguração. O sistema será testado em uma aplicação para reconhecimento de padrões. Palavras Chaves: Arquitetura Adaptável, Superspcalar, Run-Time-Reconfiguration, compressão, Sistemas Embarcados, Pré-compilador C.
Membro: Jorge Luiz e Silva.
2005-2005. Projeto do Sistema Brasileiro de Televisão Digital - SBTVD
Projeto do Sistema Operacional Embarcado para o SBTVD
Membro: Jorge Luiz e Silva.
2006-2006. ChipCflow - Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico para Hardware Reconfigurável
O aumento da demanda por capacidade computacional, flexibilidade e baixo consumO em potência, tem tornado crucial que partes de um algoritmo de aplicação, sejam implementados diretamente no hardware. Nesse sentido, explorar o paralelismo intrínseco presente nos algoritmos é fundamental, o que nos leva a um dos conceito de Computação Reconfigurável, onde um processador completo e uma parte em hardware reconfigurável estão presentes no mesmo chip. Exemplos desses sistemas são as plataformas Nios da Altera e Microblaze da Xilinx. O Modelo Fluxo de Dados Dinâmico explora esse paralelismo existente no hardware de forma natural. Nesse projeto, geramos o grafo a fluxo de dados resultante da análise do algoritmo da aplicação, para em seguida implementarmos o grafo diretamente no hardware. Para a implementação foram definidos operadores básicos do modelo fluxo de dados e uma metodologia para a identificação de dados "tagged-token" que considera o processo de reconfiguração parcial.
Membro: Jorge Luiz e Silva.
2008-2008. INCT-SEC - Instituto Nacional de Ciência e Tecnologia em Sistemas Embarcados Críticos.
A missão do INCT-SEC é elevar e agregar habilidades, competências e infra-estrutura necessárias para o desenvolvimento de sistemas embarcados críticos, com ênfase para veículos autônomos móveis, de forma a capacitar a academia e a indústria brasileira no ensino, treinamento, pesquisa e desenvolvimento científico-tecnológico em aplicações de relevância e de alto impacto econômico-social em áreas estratégicas do país, a exemplo de aplicações na agricultura, segurança e defesa nacional, aviação e meio ambiente. Um dos principais objetivos é o desenvolvimento de pesquisas para a construção de sistemas embarcados críticos com ênfase para veículos autônomos móveis e a construção de pelo menos dois protótipos de veículo, um aéreo e um terrestre, com o objetivo de serem transferidos para as empresas associadas, visando a possível fabricação e comercialização. Outros objetivos relevantes do INCT/SEC são: a produção de uma metodologia e tecnologias associadas para o ensino e treinamento de pessoal formado na área. Na realidade pretende-se constituir um Centro de Treinamento e Capacitação no âmbito do projeto. Pretende-se também motivar a formação de um número significativo de mestres e doutores e produção intelectual na forma de artigos científicos apresentados e publicados em conferências e periódicos de boa qualidade, bem como de patentes.
Membro: Jorge Luiz e Silva.
Este projeto busca a criação e consolidação do INCT-SEC, Instituto que agrega competências e infra-estrutura para a capacitação da academia e da indústria brasileiras no ensino, treinamento, pesquisa e desenvolvimento de sistemas embarcados críticos. As aplicações são em áreas estratégicas de alto impacto econômico-social para o país, como agricultura; segurança e defesa nacional; aviação; e meio ambiente. O projeto possui metas específicas para curto e médio prazo, que são: 1) construção de pelo menos dois protótipos de veículos, um aéreo e um terrestre, com o objetivo de serem transferidos para as empresas associadas; 2) produção de metodologia que documente o conhecimento científico desenvolvido para uso em treinamento de pessoal formado na área; 3) produção de mestres e doutores, além de produção intelectual na forma de artigos científicos apresentados e publicados em conferências e periódicos de reconhecida qualidade, bem como de patentes. (As demais instituições e integrantes do projeto podem ser vistas no sítio: http://www.cnpq.br/programas/inct/_apresentacao/inct_sistemas_embarcados.html)
Membro: Alexandre Cláudio Botazzo Delbem.
2016-2016. Acelerador de Hardware por meio do modelo fluxo de dados utilizando CPUs e FPGAs
Acelerar aplicações com partes sendo executado diretamente em CPU e parte sendo executado diretamente em FPGAs configuradas no modelo de arquitetura a fluxo de dados.
Membro: Jorge Luiz e Silva.
2005-2005. Sistemas Embarcados para Hardware Reconfigurável
Aplicações embarcadas são sistemas que se caracterizam como elementos essenciais em produtos que estão presentes em quase tudo em nossas vidas: aviões, automóveis, monitoração médica, TV´s digitais, celulares, videogames, impressoras, copiadoras, fax, telefones, etc, todos podendo conter microprocessadores, microcontroladores, DSPs (Digital Signal Processor), e mais recentemente os processadores ARM para aplicações embarcadas, além de diversos dispositivos com GPS (Global Positioning System), GSM (Glogal System for Móbile Communications) e transmissores com radio freqüência RF, Bluetooth, etc., que estão sendo interligado uns aos outros processando informações. Os custos destas tecnologias continuam caindo e a computação e a comunicação tenderão a ser cada vez mais embarcados (embedded) em objetos que estarão se modificando conforme o ambiente. Os FPGA (Field Programmable Gate Array) surgiram como um elemento intermediário entre os processadores GPP (General Purpose Processor) e os ASIC (Applications Specific Integrated Circuits). O objetivo desse projeto é PROVAR CONCEITOS em sistemas embarcados com aplicações em GSM, GPS, bluetooth, RF, e outros, tendo como base todo o desenvolvimento realizado no projeto RtrASSoc51 que foi um sistema para aplicações embarcadas, desenvolvido no período de 2002 a 2005, através da simulação e PROVA DE CONCEITO gerando implementações, testes e medidas de desempenho do sistema, para aplicações em reconhecimento de objetos.
Membro: Jorge Luiz e Silva.

Prêmios e títulos

Total de prêmios e títulos (1)

PROFESSOR HOMENAGEADO.. 2003.
Membro: Jorge Luiz e Silva.

Participação em eventos

Total de participação em eventos (6)

Propaganda e Marketing. II Congresso do Departamento de Sistemas de Computação
A Partition Model using Partial Reconfigurable Hardware for ChipCflow Project. Reconfigurable Computing and Applications Conference
Metas do Curso de Engenharia de Computação. 1o Congresso do Curso Interunidades Engenharia de Computação
. I Congresso do Departamento de Sistemas de Computação. ICMC-USP
. II Congresso do Curso Interunidades Engeharia de Computação
LAPTEC - The Fourth Congress of Logic Applied to Technology. LAPTEC - The Fourth Congress of Logic Applied to Technology

Organização de eventos

Total de organização de eventos (3)

. Third International Workshop, ARC 2007. Universidade de São Paulo. 2007. Organizacao
. I Congresso do Departamento de Sistemas de Computação. Universidade de São Paulo. 2007. Organizacao
. CORE 2000 - Congresso Internacional de Computação Reconfigurável. Finep, FAPESP, UNIVEM. 2000. Organizacao

Lista de colaborações

Colaborações endôgenas (2)

Jorge Luiz e Silva ⇔ Eduardo Marques (8.0)
SACCHETIN, Marcelo Carvalho; LOPES, Joelmir José; WOLF, Denis; SILVA, Jorge Luiz e; MARQUES, E.. ANALYSIS AND IMPLEMENTATION OF LOCALIZATION AND MAPPING ALGORITHMS FOR MOBILE ROBOTS BASED ON RECONFIGURABLE COMPUTING. Latin American Applied Research. v. 37, n. 1, p. 31-34, 2007.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
SILVA, Jorge; FERNANDES, Márcio Merino; BONATO, Vanderlei; MENOTTI, Ricardo; CARDOSO, João M P; MARQUES, Eduardo. Using Mobile Robotics to Teach Reconfigurable Computing. Em: IEEE Computer Society Workshop on Reconfigurable Computing Education (WRCE 2006), v. 0, p. 33-1-33-6, 2006.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
SILVA, J. L.; MARQUES, Eduardo. Executing Algorithms for Dynamic Dataflow Reconfigurable Hardware -The Operators Protocol. Em: The 3th IEEE - International Conference on ReConFigurable Computing and FPGAs 2006, ReConFig 2006, v. 0, p. 1-6, 2006.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
HUNG, D.; ARAGÃO, A. C.; SILVA, Jorge Luiz e; MARQUES, E.; HILLESLAND, K.. UB2 - A Recurrent Neural Network Based Scalable Systolic Array for Solving Simultaneous Linear Equations. Em: 4th International Conference on Computer Science and Informatics, v. 3, p. 120-124, 1998.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
HUNG, D.; SILVA, Jorge Luiz e; HILLESLAND, K.; ARAGAO, A. C.; MARQUES, E.. A Recurrent neural network based parallel machine for solving simultaneous linear equations.. Em: Intelligent Engineering Systems Through Artificial Neural Networks, v. 1, p. 987-992, 1997.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
HUNG, D.; ARAGÃO, A. C.; SILVA, Jorge Luiz e; MARQUES, E.; HILLESLAND, K.. UB1 - A Recurrent Neural Network Based Parallel Machine for Solving Simultaneous Linear Equations.. Em: IVth Brazilian Simposium on Neural Networks, v. 1, p. 14-18, 1997.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
MARQUES, E.; SILVA, Jorge Luiz e; KIRNER, Claudio. An Experience in Developing High-Speed Local Area Networks. Em: 8th SCCC International Conference on Computer Science. Santiago, v. 1, p. 87-99, 1988.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
. Projeto de modernização do laboratório de sistemas digitais - lasd do icmc-usp. 1995.
[ busca Google | busca Bing ]

Jorge Luiz e Silva ⇔ Vanderlei Bonato (1.0)
SILVA, Jorge; FERNANDES, Márcio Merino; BONATO, Vanderlei; MENOTTI, Ricardo; CARDOSO, João M P; MARQUES, Eduardo. Using Mobile Robotics to Teach Reconfigurable Computing. Em: IEEE Computer Society Workshop on Reconfigurable Computing Education (WRCE 2006), v. 0, p. 33-1-33-6, 2006.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

(*) Relatório criado com produções desde 1970 até 2023
Data de processamento: 08/03/2023 08:58:44

Relatório gerado por scriptLattes V8.13. Os resultados estão sujeitos a falhas devido a inconsistências no preenchimento dos CVs Lattes. E-mail de contato: artur@icmc.usp.br